Flight controller staje się wyrobem dopiero wtedy, gdy schemat, layout, laminat PCB, montaż, firmware i test tworzą kontrolowany system. Poprawny plik Gerber nie gwarantuje właściwego stackupu, a poprawny obraz AOI nie dowodzi jakości połączenia pod QFN lub BGA. Płytka, która uruchamia się na stole, może nadal mieć latent defect, niewłaściwy czujnik, słaby joint, zanieczyszczenie jonowe albo niepoprawnie zaprogramowane bity bezpieczeństwa.
Produkcję warto rozdzielić na gołą PCB oraz PWA/PCBA, czyli płytkę po montażu komponentów. Każdy etap ma własne materiały, wersje danych, kryteria i zapisy. Dla elektroniki lotnej dodatkowo istotne są wibracje, cykle temperatury, wilgoć, pył, przewodzące włókno węglowe, prądy napędu i możliwość bezpiecznego odtworzenia konfiguracji po miesiącach.
Zasada odbioru: „działa” jest wynikiem jednego testu w określonych warunkach. Release wymaga dowodu, że wykonano właściwą rewizję z właściwych części, proces był w granicach, a wszystkie krytyczne funkcje przeszły zdefiniowane testy.
Spis treści#
- Dwie konfiguracje: projekt i produkcja
- Stack-up i impedancja
- Return path, zasilanie i podział funkcjonalny
- DFM gołej PCB
- Pakiet fabrykacyjny
- Panelizacja i fiducials
- Zakupy komponentów i traceability
- MSL, ESD i magazyn
- Stencil i pasta lutownicza
- Pick-and-place i reflow
- AOI, X-ray i kontrola połączeń
- Czyszczenie, zanieczyszczenie i suszenie
- Rework i naprawa
- Programowanie oraz provisioning
- Test elektryczny i funkcjonalny
- Conformal coating, staking i keep-outs
- Depanelizacja i montaż mechaniczny
- FAI, yield i kontrola procesu
- Kwalifikacja i testy środowiskowe
- Release, kwarantanna i zapisy
- Powiązane tematy
- Przypisy
Dwie konfiguracje: projekt i produkcja#
Dokumentacja projektowa opisuje funkcję, natomiast release package musi być jednoznacznym zbiorem danych dla konkretnej rewizji. Obejmuje schemat, PCB source, stack-up, fabrication drawing, assembly drawing, BOM, approved manufacturer list, centroid/pick-and-place, stencil, program, instrukcje montażu, test specification i firmware image.
Należy odróżnić:
- numer części PCB od numeru kompletnej PWA;
- rewizję elektryczną od wariantu BOM;
- engineering sample od production unit;
- firmware produkcyjny od wersji testowej;
- substitution zatwierdzony od samowolnej zamiany zakupowej.
Jedna PCB może obsługiwać warianty z różnymi sensorami, radiem lub pamięcią. Variant matrix powinien określać elementy DNI/DNP, populowane zworki, firmware, etykietę i test. Dorysowanie elementu markerem na assembly print nie jest kontrolą konfiguracji.
Zmiana footprintu, solder mask, finish, stackupu, fabryki PCB, pasty, pieca albo profilu może wpłynąć na wynik, choć schemat pozostaje identyczny. ECO/ECN powinno oceniać wpływ na funkcję, manufacturability, test i kwalifikację.
Stack-up i impedancja#
Stack-up definiuje kolejność copper, prepreg/core, grubości, materiały, zawartość żywicy, copper weight, solder mask i finalną grubość. Jest częścią konstrukcji elektrycznej oraz mechanicznej. Szerokość ścieżki daje określoną impedancję tylko w relacji do konkretnej odległości, dielektryka, miedzi i plane.
ST w AN4938 wskazuje, że impedancja zależy od geometrii ścieżki i położenia względem planes, dlatego technologię oraz stack-up trzeba wybrać tak, aby wymagane impedancje były wykonalne [1]. Nota pokazuje cztero- i sześciowarstwowe punkty startowe z sąsiednim plane GND dla szybkich sygnałów.
W flight controllerze controlled impedance może dotyczyć USB, Ethernet, CSI/DSI, SDRAM, szybkich zegarów albo innych interfejsów zależnie od architektury. CAN, SPI i sygnały zegarowe również wymagają ciągłego return path, choć nie każda linia potrzebuje tolerancji impedancji zapisanej na rysunku.
Z producentem PCB należy uzgodnić:
- nominalny i dopuszczalny stack-up;
- docelową impedancję oraz tolerancję;
- czy szerokość ścieżki może zostać zmieniona przez CAM fabryki;
- lokalizację impedance coupons i sposób raportowania;
- copper plating w otworach i finalną grubość miedzi;
- rzeczywistą grubość gotowej płyty;
- materiał laminatu,
Tg, CTE Z i wymagania środowiskowe; - surface finish i planarity pads.
Zmiana z „FR-4” jednego producenta na inny nie jest neutralna. FR-4 to rodzina, a nie pojedynczy materiał. Wpływa na impedancję, CAF, rozszerzalność, delaminację w reflow i stabilność wymiarową.
Return path, zasilanie i podział funkcjonalny#
Szybki prąd powrotny płynie ścieżką najmniejszej impedancji, zwykle bezpośrednio pod ścieżką sygnałową na plane odniesienia. Szczelina w plane zmusza go do obejścia, zwiększa loop area, emisję i crosstalk. TI zaleca unikanie prowadzenia sygnałów nad przerwami odniesienia [2].
Flight controller łączy wrażliwe IMU, ADC i oscillator z DC/DC, USB, radiem, pamięcią, driverami oraz sygnałami ESC. Placement powinien oddzielać bloki przez kontrolę pętli prądowych i lokalizację źródeł, a nie przez przypadkowe cięcie ground plane. Podział plane może pogorszyć wynik, jeśli sygnał przecina szczelinę.
Kondensator decoupling musi tworzyć krótką pętlę między power pin i ground. ST zaleca umieszczenie go możliwie blisko odpowiedniej pary pinów oraz szerokie, krótkie połączenia/vias ograniczające inductance [1]. Sama pojemność na schemacie nie mówi, czy high-frequency current ma krótki tor.
Strefę IMU należy chronić przed ugięciem PCB, źródłami ciepła, cewkami, wysokim dI/dt i naprężeniami od złączy. Oś package oraz orientacja na assembly muszą być jednoznaczne. Błąd rotacji sensoru może zostać skompensowany w firmware, ale tylko jeśli wariant jest rozpoznany i kontrolowany.
DFM gołej PCB#
Design rules muszą odpowiadać wybranej klasie technologii i yield, nie maksymalnym możliwościom z reklamy fabryki. DFM obejmuje między innymi:
- minimalne trace/space i odstęp miedzi od krawędzi;
- drill-to-copper, annular ring i tolerancję rejestracji;
- aspect ratio vias i minimalną średnicę po plating;
- via-in-pad: typ wypełnienia, planarization i acceptance;
- solder mask dams, expansion i rejestrację;
- copper balancing i symetrię stackupu;
- teardrops tam, gdzie mają uzasadnienie;
- slots, castellations, edge plating i wymagania routingu;
- powierzchnie pod press-fit lub spring contacts;
- markery rewizji, serializacji i orientacji.
Mały via nie jest darmowym narzędziem routingu. Wymaga stabilnego wiercenia i plating, a via-in-pad bez wypełnienia może zasysać solder z pada. Microvia ma inne mechanizmy niezawodności niż through via i wymaga zakwalifikowanej struktury build-up.
Copper balancing zmniejsza tendency do warp/twist. Panel z asymetrycznym polem miedzi może odkształcić się po lamination i reflow, co pogarsza druk pasty i coplanarity. Thieving dodany przez fabrykę powinien respektować strefy RF, izolację i krawędzie.
Test gołej PCB — flying probe lub fixture — sprawdza opens/shorts względem netlisty, ale nie dowodzi impedancji, jakości platingu lub materiału. Dla cech krytycznych potrzebne są osobne coupons, microsections, raporty lub badania partii.
Pakiet fabrykacyjny#
Format nie jest ważniejszy od kompletności i spójności. Pakiet może wykorzystywać Gerber X2/IPC-2581/ODB++ zależnie od możliwości dostawcy, lecz powinien zawierać:
- copper i plane dla wszystkich warstw;
- solder mask, paste i legendę;
- plated/non-plated drills oraz rout/slots;
- netlistę do testu elektrycznego;
- rysunek wymiarowy z bazami i tolerancjami;
- stack-up oraz controlled impedance table;
- fabrication notes i wymagane certificates/reports;
- readme z jednostkami, rewizją i listą plików;
- sumy kontrolne albo kontrolowany kontener release.
Przed wysłaniem wykonuje się independent viewer check. Należy zweryfikować polarity planes, aperture, mask openings, drills, slots, outline, text i zgodność drill map. Pliki wygenerowane z kilku wersji projektu mogą wyglądać poprawnie oddzielnie, a być wzajemnie przesunięte.
CAM questions producenta są częścią historii. „Poprawiliśmy, żeby dało się zrobić” wymaga zwrotnego zapisu i zatwierdzenia; inaczej source project nie opisuje wyprodukowanej PCB. Finalny panel oraz stack-up od fabryki powinny mieć formalny readback.
Panelizacja i fiducials#
Panel wpływa na druk pasty, placement, reflow i depanelizację. Powinien mieć rails do transportu, global fiducials, tooling holes, oznaczenie orientacji i miejsce na coupons. Pojedyncza płytka potrzebuje local fiducials tam, gdzie accuracy montażu wymaga kompensacji lokalnego rozciągnięcia.
Fiducial potrzebuje odsłoniętej miedzi i keep-out od solder mask, legendy oraz podobnych kształtów. Symetryczne fiducials i panel mogą pozwolić włożyć panel obrócony o 180°; asymmetryczny element poka-yoke zmniejsza ryzyko.
V-score jest szybki, ale wymaga prostych linii i wprowadza zginanie podczas łamania. Mouse bites i routing dają większą swobodę, lecz pozostawiają tabs wymagające obróbki. Wrażliwe IMU, ceramiczne kondensatory, BGA, crystal i złącza nie powinny leżeć w strefie dużego strain od depanelizacji.
Support pod stencil print i placement zapobiega ugięciu cienkiego panelu. Paleta reflow może zmienić thermal mass, więc należy ją uwzględnić w profilu.
Zakupy komponentów i traceability#
BOM powinien zawierać manufacturer part number, opis, quantity, reference designators, DNI, approved alternates i krytyczne parametry. Nazwa „10 uF 0603” nie określa napięcia, dielectric, tolerance ani DC bias. Alternatywny IMU o zgodnym pinoucie może mieć inny rejestr, zakres, noise i timing.
Ryzyko counterfeit i mishandling ogranicza się przez autoryzowany kanał, incoming inspection, spójność etykiet, lot/date codes, dokumenty i kwarantannę anomalii. Przepakowanie reel bez zachowania identyfikacji niszczy traceability.
Dla każdej PWA warto znać co najmniej lot PCB, lot/date code krytycznych IC, BOM variant, job montażowy, paste lot, reflow profile/batch, wyniki testu i firmware. Zakres zależy od krytyczności i kosztu, ale musi pozwolić ograniczyć recall do części dotkniętych problemem.
MSL, ESD i magazyn#
Moisture-sensitive packages absorbują wilgoć. Reflow może wywołać wewnętrzne naprężenia, delaminację lub cracking, jeśli floor life przekroczono. Magazyn musi rejestrować otwarcie moisture barrier bag, warunki, exposure i ewentualny bake według specyfikacji package. Bake może utleniać wyprowadzenia i nie wolno go powtarzać bez limitu.
ESD może powodować uszkodzenie natychmiastowe albo latent defect. NASA określa ESD control jako element workmanship i wskazuje plan obejmujący stanowisko, materiały oraz praktyki [3]. Program wymaga verified ground, wrist/footwear, dissipative surfaces, właściwego opakowania, monitorowania i szkolenia — sama opaska bez testu nie daje dowodu ochrony.
Warunki magazynowe dotyczą także solder paste, flux, adhesive i conformal coating. Materiały mają shelf life, cold storage, czas aklimatyzacji i lot. Zimnego zamkniętego opakowania nie należy otwierać przed wyrównaniem temperatury, aby uniknąć kondensacji.
Stencil i pasta lutownicza#
Objętość pasty zależy od thickness stencil, aperture, area ratio, nano-coating, squeegee, prędkości, nacisku, separation i stanu pasty. Jeden stencil thickness może nie obsłużyć jednocześnie drobnych apertures i dużych padów złączy; stosuje się step stencil albo lokalną optymalizację apertures.
QFN thermal pad zwykle wymaga podziału dużego otworu na window panes. Zbyt duża ilość solder unosi package i zwiększa voiding; zbyt mała pogarsza thermal/electrical interface. Vias w padzie wpływają na utratę pasty i wymagają uzgodnionej konstrukcji.
SPI mierzy height/area/volume i offset po druku. Trend jest ważniejszy niż samo pass/fail: narastający błąd wskazuje zabrudzenie stencil, zmianę lepkości lub support. Czyszczenie underside powinno mieć określony interwał i trigger.
Pasta wymaga identyfikacji lotu, temperatury, czasu wyjęcia, mieszania i open time. Dokładanie świeżej pasty do nieznanej starej mieszaniny utrudnia kontrolę. Profil reflow musi odpowiadać konkretnej paście oraz komponentom.
Pick-and-place i reflow#
Program placement powstaje z centroidów, package library, feeder map i rotations. Biblioteka musi rozróżniać geometryczne centrum, pick point, pin 1 i rotation convention. Pierwsza sztuka wymaga porównania z assembly drawing oraz niezależnego sprawdzenia polaryzacji.
Nozzle, vacuum i placement force dobiera się do package. Zbyt duża siła może wycisnąć pastę lub uszkodzić element; niecentryczny pick powoduje rotation. Feeder pitch oraz peel force mogą zmieniać stabilność małych komponentów.
Profil reflow mierzy się termoparami na reprezentatywnym zmontowanym panelu. Trzeba obserwować małe i duże komponenty, ground-connected pads, naroża panelu i elementy o ograniczonym peak. Nastawa stref pieca nie jest profilem jointu.
Profil obejmuje ramp, soak, time above liquidus, peak i cooling. Zbyt mało energii daje cold/insufficient wetting, a za dużo degraduje flux, komponent lub laminate. Różnica thermal mass może sprawić, że jeden region jest poprawny, a drugi przekracza limit.
Zmiana panelu, liczby boards, palety, pasty, pieca lub prędkości conveyor wymaga oceny reprofilowania. Reflow log powinien być powiązany z job/batch.
AOI, X-ray i kontrola połączeń#
AOI wykrywa obecność, pozycję, polarity, tombstone, solder fillet i część bridgingu, ale jego coverage zależy od widoczności oraz programu. Nie widzi połączeń pod BGA i dużą częścią QFN. False calls są kosztem, lecz zbyt szerokie tolerancje uczą system przepuszczania wad.
X-ray jest przydatny dla bottom-terminated components, vias i hidden joints. Pozwala oceniać bridge, opens, void pattern i alignment, ale obraz 2D nakłada warstwy. CT daje więcej informacji, jest wolniejsze i wymaga interpretacji. Kryterium voiding zależy od package, funkcji termicznej i danych producenta; jedna liczba nie pasuje do wszystkich pól.
Inspekcja wizualna powinna używać zatwierdzonych kryteriów, powiększenia i oświetlenia. Należy rozdzielić process indicator, defect i uszkodzenie. Joint wyglądający inaczej przy stopie bezołowiowym nie jest automatycznie wadą.
Każda wykryta wada zasila analizę trendu według rodzaju, reference i maszyny. Powtarzalny bridge na tym samym QFN sugeruje aperture/layout lub placement, a nie serię przypadkowych błędów operatora.
Czyszczenie, zanieczyszczenie i suszenie#
„No-clean” oznacza flux zaprojektowany do pozostawienia w określonych warunkach, nie automatycznie czystą płytkę. Resztki mogą utrudniać probing, coating adhesion i analizę awarii. Jeśli proces wymaga cleaning, chemia, temperatura, czas, agitation, rinse i drying muszą być zwalidowane.
Zanieczyszczenia jonowe w obecności wilgoci i bias mogą wspierać leakage, korozję lub electrochemical migration. Test ogólnej czystości może nie wykryć lokalnej kieszeni pod komponentem. Qualification powinna reprezentować geometry, flux i cleaning access rzeczywistej PWA.
Suszenie musi usunąć wodę także spod BGA, shield i złączy bez przekroczenia temperatur komponentów. Płytka wyglądająca na suchą z wierzchu może zatrzymać wilgoć w kapilarach.
Handling po czyszczeniu odbywa się w rękawicach właściwych dla ESD i czystości. Odcisk palca zawiera sole oraz tłuszcz; późniejszy coating może zamknąć zanieczyszczenie.
Rework i naprawa#
Rework przywraca wyrób do pierwotnych wymagań, repair stosuje zatwierdzone odstępstwo lub technikę inną niż nominalna. Oba wymagają instrukcji, kwalifikowanego operatora, ograniczeń i inspekcji. Gorące powietrze „aż puści” nie kontroluje peak, dwell ani temperatury sąsiednich komponentów.
Przed reworkiem należy znać powód: zły element, bridge, open, błąd projektu czy uszkodzenie. Wymiana bez root cause może powtórzyć problem. PWA i komponent mogą wymagać bake zależnie od MSL.
Profil rework station mierzy się na reprezentatywnej płytce. Osłony cieplne, bottom preheater, nozzle i vacuum pickup ograniczają collateral damage. Po zdjęciu package ocenia się pads; nadmierne czyszczenie może zerwać copper lub solder mask.
Liczba dozwolonych cykli rework dla miejsca powinna być ograniczona. Każdy cykl obciąża intermetallic, laminate, vias i sąsiednie elementy. Rekord zawiera reference, przyczynę, operatora, profil, nowy lot komponentu i wyniki ponownych testów.
Programowanie oraz provisioning#
Programowanie produkcyjne obejmuje bootloader, firmware, configuration, option bytes, serial number, calibration data i ewentualne secrets. Każdy artefakt ma wersję, hash i autoryzowane źródło. Laptop operatora z plikiem nazwanym final.bin nie jest kontrolowanym systemem.
Fixture przez SWD/JTAG/UART/USB powinien zapewniać stabilne zasilanie, ograniczenie prądu, reset i kontakt pogo pins. Programator musi odczytać device ID, wykonać erase/program/verify i zapisać wynik. Weryfikacja tylko statusu procesu, bez readback lub checksum, jest słabszym dowodem.
Provisioning kluczy wymaga oddzielenia sekretów od zwykłych logów, kontroli dostępu i procedury na failed unit. Nie wolno ponownie użyć identyfikatora po niepewnym zapisie bez ustalenia polityki. Lock bits lub readout protection ustawia się dopiero po testach wymagających debug access i w kontrolowanej kolejności.
Firmware testowy może wykonywać funkcje produkcyjne niedostępne w release. Koniec testu musi dowieść, że unit otrzymał właściwy production image i konfigurację.
Test elektryczny i funkcjonalny#
Test powinien mieć coverage map: każde wymaganie i krytyczny net/funkcja jest pokryte przez inspection, ICT, boundary scan, functional test albo uzasadnione jako niepokryte. Dodanie test points po zakończeniu layoutu zwykle daje gorszy dostęp niż projektowanie DFT równolegle.
Sekwencja startowa może obejmować:
- oględziny i weryfikację variant;
- resistance/short check na głównych rails;
- zasilanie z ograniczeniem prądu i pomiar inrush;
- wszystkie napięcia, ripple i current consumption;
- reset, clocks, boot mode i debug interface;
- scan I2C/SPI/CAN/UART oraz IDs urządzeń;
- self-test i bias/range IMU w kontrolowanej orientacji;
- barometr, magnetometr i pamięć;
- wejścia RC, ADC, USB i komunikację;
- wyjścia motor/servo do bezpiecznego obciążenia testowego;
- zapis firmware, serial i calibration;
- power cycle oraz test finalny.
Wyjść silnikowych nie testuje się przypadkowymi śmigłami na stanowisku PWA. Generator/analizator, dummy load, izolowany receiver albo właściwy ESC bez napędu pozwalają sprawdzić PWM/DShot bez energii mechanicznej. Test powinien wykrywać amplitude, timing, kanał i brak niezamierzonego output po reset.
Test IMU w spoczynku nie dowodzi pełnego pasma, ale może wykryć złą orientację, stuck axis, noise, saturację i błędny part ID. Golden unit pomaga sprawdzić fixture, lecz nie może być jedynym źródłem limitów. Limity pochodzą z wymagań i capability study, nie z ±procent jednego egzemplarza.
Fixture ma własne maintenance, calibration i self-test. Zużyty pogo pin tworzy false fail albo intermittent pass. Oprogramowanie zapisuje raw measurements, limits, wersję sekwencji, czas i wynik, a nie tylko zieloną ikonę.
Conformal coating, staking i keep-outs#
Coating chroni przed wilgocią, pyłem i częścią zanieczyszczeń, lecz komplikuje rework, złącza, sensory i termikę. NASA-STD-8739.1 określa wymagania workmanship dla coating, staking, bonding i encapsulation [4]. Nie jest automatyczną specyfikacją dla każdego UAV, ale pokazuje potrzebę dokumentacji procesu i kryteriów.
Keep-outs obejmują connectors, test points, pressure ports barometru, MEMS openings, buttons, heatsinks, RF contacts i powierzchnie ground/chassis zależnie od projektu. Masking musi być kontrolowane, a jego usunięcie nie może podrywać powłoki.
Proces obejmuje czystość i suchość przed aplikacją, lot/coating viscosity, metodę spray/dip/brush/selective, thickness, cure i inspection UV/visual. Bubble, shadow pod package, dewetting, crack i coating na styku mają odmienne znaczenie.
Staking ciężkich komponentów redukuje strain jointu w wibracji. Materiał, fillet, powierzchnia i cure są zdefiniowane. Nie wolno blokować ventu komponentu, test pointu ani całego korpusu, który musi rozszerzać się termicznie.
Depanelizacja i montaż mechaniczny#
Depanelizacja powinna ciąć, nie wyginać elektronikę. Router, saw lub dedykowany punch dobiera się do outline i keep-outs. Po operacji kontroluje się krawędzie, pozostałość tab, pęknięcia maski i odległość copper.
Strain można monitorować podczas kwalifikacji strain gauges. Szczególnie narażone są duże ceramiczne kondensatory, BGA i MEMS. Ręczne łamanie panelu przy IMU może wprowadzić uszkodzenie, które przejdzie krótki test funkcjonalny.
Śruby i dystanse PWA mają moment, sequence i washer/isolator. Wygięcie płytki zmienia bias MEMS oraz napręża joints. Montaż w ramie węglowej wymaga ochrony przed przewodzącym pyłem i przypadkowym contact miedzi.
FAI, yield i kontrola procesu#
First article inspection potwierdza zgodność fabrication, assembly, variant i test. Obejmuje stack-up/certificates, dimensions, komponenty, polarity, workmanship, hidden joints, firmware oraz pełne wyniki funkcjonalne. Nowy dostawca, panel, stencil, paste, linia lub znacząca zmiana może wymagać pełnego albo delta FAI.
Yield mierzy się rozdzielając first-pass yield od units recovered by rework. Wysoki final yield po wielokrotnym rework może maskować niestabilny druk lub program AOI. Pareto defects według reference/process pozwala kierować działaniem.
SPC ma sens dla mierzalnych parametrów: solder paste volume, placement offset, peak/TAL, current consumption, rail voltage, sensor noise. Control limits opisują proces, a specification limits wymagania; nie należy ich utożsamiać.
Zmiana średniej przy wszystkich sztukach nadal wewnątrz spec może być wczesnym ostrzeżeniem. Reakcja powinna obejmować zatrzymanie, segregację od ostatniego znanego dobrego punktu i analizę, nie tylko korektę maszyny bez oceny WIP.
Kwalifikacja i testy środowiskowe#
Qualification article musi reprezentować production materials i process. Testy mogą obejmować thermal cycling, damp heat, vibration, shock, power cycling, EMC/EMI i endurance. Parametry wynikają z environment UAV i krytyczności, nie z dowolnego „standardowego profilu”.
Przed i po stresie wykonuje się tę samą baseline funkcjonalną, a podczas testu monitoruje krytyczne rails, reset, sensor data i komunikację, jeśli możliwe. Sam brak widocznego uszkodzenia po wibracji nie wykrywa intermittent.
HALT może ujawniać słabe punkty rozwoju, ale nie jest production acceptance ani automatycznym dowodem życia. ESS/screening wdraża się dopiero po wykazaniu, że usuwa infant mortality bez zużywania dobrych jednostek.
NASA opisuje workmanship jako kontrolę design features, materiałów i procesów montażu oraz użycie inspekcji i kryteriów do zapewnienia interconnect quality [3]. W flight controllerze należy przełożyć tę zasadę na ryzyko konkretnej misji, bez mechanicznego kopiowania klasy kosmicznej.
Release, kwarantanna i zapisy#
Każda PWA otrzymuje unikalny identyfikator możliwie wcześnie, aby rework i test nie były anonimowe. Rekord końcowy powinien wiązać:
- PCB lot i revision;
- BOM variant oraz krytyczne lots/date codes;
- assembly job, paste i profil reflow;
- AOI/X-ray/rework;
- cleaning/coating/staking;
- firmware hash, provisioning i calibration;
- raw test results oraz fixture/software version;
- odchylenia, disposition i release authority.
Failed unit trafia do oznaczonej kwarantanny z zachowanym stanem do analizy. Wielokrotne power cycling i dotykanie solderem przed zapisaniem objawu niszczy dowody. Jeśli wada może dotyczyć lotu, określa się containment: zakres serials, WIP, stock i units fielded.
Use-as-is wymaga oceny requirement oraz reliability, a nie stwierdzenia, że „test przeszedł po dociśnięciu”. Naprawiona jednostka przechodzi testy dotkniętej funkcji i regresję określoną w planie.
Release PWA nie jest jeszcze release UAV. Płytka musi przejść montaż w obudowie/ramie, integrację przewodów, EMI i finalny end-of-line. Jej traceability powinno pozostać widoczne w konfiguracji kompletnego statku.
Minimalny manufacturing traveler#
| Etap | Zapis |
|---|---|
| PCB fabrication | revision, stack-up readback, panel, lot, electrical test i coupons |
| Material issue | BOM variant, manufacturer lots, MSL i substitutions |
| SMT | stencil, paste lot/time, SPI, program P&P i first-piece check |
| Reflow | piec, recipe, zmierzony profile i batch |
| Inspection | AOI, X-ray, visual, defects i disposition |
| Rework/clean | operator, profil/chemia, przyczyna i powtórne testy |
| Program | image/hash, serial, option bytes, keys i verify |
| Functional test | fixture, software, raw values, limits i result |
| Polymer | coating/staking lot, keep-outs, thickness/cure i inspection |
| Release | final variant, NCR closure, status i osoba zatwierdzająca |
Powiązane tematy#
- PCB flight controllera — layout elektryczny, sensory, zasilanie i EMI.
- EMC/EMI flight controllera — pętle prądowe, return paths i walidacja odporności.
- Architektura zasilania FC — rails, sequencing, brownout i pomiar.
- IMU w dronie — testy sensorów, orientacja i wpływ naprężeń.
- STM32 w flight controllerach — wymagania MCU, boot i debug.
- Test end-of-line UAV — przejście od PWA do kompletnego systemu.
- Identyfikowalność produkcji UAV — serializacja, lots, NCR i containment.
- Od prototypu do serii UAV — DFM/DFT, yield i zdolność procesu.
Przypisy#
- STMicroelectronics, AN4938 — Getting started with STM32H74xI/G and STM32H75xI/G hardware development: stack-up, reference planes, decoupling, oscillator i routing.
- Texas Instruments, SCAA082A — High-Speed Layout Guidelines: return current, plane slots, stack-up, placement i controlled impedance.
- NASA Safety and Mission Assurance, Workmanship Standards: PCB/PWA, ESD, interconnect quality, inspection i program standardów.
- NASA, NASA-STD-8739.1B Change 2 — Workmanship Standard for Polymeric Application on Electronic Assemblies: staking, conformal coating, bonding i encapsulation.
- NASA, NASA-STD-8739.6B — Implementation Requirements for NASA Approved Workmanship Standards: wymagania wdrożenia, ESD, procesy, inspekcja i zapisy.
- Texas Instruments, SPRAAS1D — Hardware Design Guidelines for TMS320F28xx/F28xxx DSCs: power, ground, EMI/EMC, ESD i layout.
Wymagania package, stencil, paste, MSL, reflow, cleaning, coating i test należy każdorazowo oprzeć na aktualnych datasheetach komponentów, danych materiałowych oraz uzgodnionych możliwościach konkretnej fabryki. Przykładowy stack-up lub profil z noty aplikacyjnej nie jest gotowym production recipe.
Źródła z centralnego rejestru
- NASA Safety and Mission Assurance: Workmanship Standards [oficjalny program wymagań i zasobów dotyczących PCB, PWA, ESD, interconnects i kontroli wykonania]
- NASA-STD-8739.6B: Implementation Requirements for NASA Approved Workmanship Standards [publiczny standard wdrożenia workmanship, ESD, procesu, inspekcji i zapisów]
- NASA-STD-8739.1B Change 2: Workmanship Standard for Polymeric Application on Electronic Assemblies [aktywny standard stakingu, conformal coating, bondingu i encapsulation elektroniki]
- ST AN4938: Getting started with STM32H74xI/G and STM32H75xI/G hardware development [oficjalna nota aplikacyjna MCU: stack-up, zasilanie, decoupling, oscillator, memory i routing]
- Texas Instruments SCAA082A: High-Speed Layout Guidelines [oficjalna nota techniczna: return paths, stack-up, plane continuity, placement i controlled impedance]
- Texas Instruments SPRAAS1D: Hardware Design Guidelines for TMS320F28xx/F28xxx DSCs [oficjalna nota techniczna o zasilaniu, ground, EMI/EMC, ESD i PCB layout]
- NIST: Metrological Traceability — FAQ and policy [oficjalne wyjaśnienie traceability, kalibracji i niepewności]
- NASA Systems Engineering Handbook, Rev. 2 [oficjalny podręcznik inżynierii systemów i kontroli interfejsów]
- Sumit Sharma, „Drone Development from Concept to Flight” [książka]